для чего нужен делитель частоты
Делитель частоты
Полезное
Смотреть что такое «Делитель частоты» в других словарях:
делитель частоты — Электрическая цепь, частота колебаний на выходе которой в целое или дробное число раз меньше частоты входного сигнала. [ГОСТ 24375 80] делитель частоты [Лугинский Я. Н. и др. Англо русский словарь по электротехнике и электроэнергетике. 2 е… … Справочник технического переводчика
ДЕЛИТЕЛЬ ЧАСТОТЫ — устройство для уменьшения в целое число раз частоты подводимых к нему периодических электрических колебаний. Используется в синтезаторах частот, хронизаторах, кварцевых часах и др … Большой Энциклопедический словарь
делитель частоты — устройство для уменьшения в целое число раз частоты подводимых к нему периодических электрических колебаний. Используется в синтезаторах частот, хронизаторах, кварцевых часах и др. * * * ДЕЛИТЕЛЬ ЧАСТОТЫ ДЕЛИТЕЛЬ ЧАСТОТЫ, устройство для… … Энциклопедический словарь
делитель частоты — dažnio dalytuvas statusas T sritis automatika atitikmenys: angl. frequency divider vok. Frequenzteiler, m rus. делитель частоты, m pranc. diviseur de fréquence, m; démultiplicateur de fréquence, m … Automatikos terminų žodynas
делитель частоты — dažnio dalytuvas statusas T sritis Standartizacija ir metrologija apibrėžtis Įtaisas, sveikąjį skaičių kartų sumažinantis į jį patenkančių periodinių elektrinių virpesių dažnį. atitikmenys: angl. frequency divider vok. Frequenzteiler, m rus.… … Penkiakalbis aiškinamasis metrologijos terminų žodynas
делитель частоты — dažnio dalytuvas statusas T sritis fizika atitikmenys: angl. frequency divider vok. Frequenzteiler, m rus. делитель частоты, m pranc. diviseur de fréquence, m … Fizikos terminų žodynas
Делитель частоты — 1. Электрическая цепь, частота колебаний на выходе которой в целое или дробное число раз меньше частоты входного сигнала Употребляется в документе: ГОСТ 24375 80 … Телекоммуникационный словарь
делитель частоты импульсов — — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN counterdownpulse frequency divider … Справочник технического переводчика
делитель частоты на два — — [Л.Г.Суменко. Англо русский словарь по информационным технологиям. М.: ГП ЦНИИС, 2003.] Тематики информационные технологии в целом EN frequency halverhalver … Справочник технического переводчика
делитель частоты следования импульсов — — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN pulse scaler … Справочник технического переводчика
делитель частоты
Принцип работы такого регенеративного Д. ч. можно пояснить при помощи функциональной схемы (рис.). Для осуществления деления на п схема должна содержать умножитель частоты с кратностью п-1, смеситель и усилитель, компенсирующий потери преобразования в умножителе и смесителе. Если в цепи обратной связи на выходе усилителя возникли колебания с частотой f, то после преобразования в умножителе частота колебаний равна (п-1)f. На выходе смесителя входной сигнал и сигнал умноженной частоты дадут колебание с частотой fвх-(n-l)f. Очевидно, что в стационарном режиме в цепи обратной связи колебания существуют только при выполнении след. равенства: f=fвx— (n-1)f, откуда f=fвх/n. Если умножитель и смеситель наряду с преобразованием сигнала обеспечивают прохождение по цепи обратной связи непреобразованного сигнала, а параметры обратной связи для прямого прохождения таковы, что генератор самовозбуждается, то устройство в отсутствие входного сигнала переходит в автоколебат. режим. Подача входного сигнала соответствующей частоты приводит к захвату и синхронизации автоколебаний. Если непреобразованный сигнал не проходит или условия самовозбуждения генератора не выполняются, то в Д. ч. без входного сигнала колебания отсутствуют.
Лит.: Pизкин И. X., Умножители и делители частоты, 2 изд., M., 1976: Демьянченко А. Г., Синхронизация генераторов гармонических колебаний, M., 1976.
Цифровые счетчики и делители частоты
Значительная часть цифровой техники посвящена разработке счетчиков. С точки зрения радиотехники они интересны не как устройства, способные подсчитывать количества импульсов на своем входе, а как блоки, способные изменять частоту следования этих импульсов. Это свойство позволяет реализовать перестройку частоты сигнала на своем выходе в зависимости от поданного на счетчик цифрового кода. При этом на вход счетчика, работающего в данном случае в качестве делителя частоты, можно подавать сигнал с высокостабильных генераторов, таких как кварцевые генераторы или квантовые стандарты частоты, которые обычно не могут перестраиваться по частоте.
Рисунок 1. Схема делителя частоты на два
Временные диаграммы сигналов, подаваемых на вход и снимаемых с выхода этой схемы приведены на рисунке 2. Вход разрешения счета T позволяет запускать и останавливать работу триггера.
Рисунок 2. Временные диаграммы сигналов на входе и выходе делителя частоты на 2
Если теперь соединить подобные устройства последовательно, то мы получим схемы делителей частоты на два, четыре, восемь и т.д. Схемы двоичных счетчиков, реализованных подобным образом, получили название асинхронные двоичные счетчики. Они очень просты для понимания, однако редко применяются в качестве делителей частоты. Это связано с большим временем распространения сигнала со входа схемы до выхода, что приводит к значительному сдвигу фаз между всеми сигналами. На рисунке 3 приведен делитель частоты, реализованный на T-триггерах.
Рисунок 3. Схема формирователя частот f/2, f/4, f/8, f/16
Для построения делителей частоты с произвольным коэффициентом деления используются синхронные счетчики. В них реализуется минимальная задержка выходного сигнала относительно входного и одновременность переключения логических уровней на выходе схемы. В настоящее время выпускается достаточно большое количество микросхем синхронных счетчиков, которые можно использовать для разработки делителей частоты как с постоянным, так и с переменным коэффициентом деления (ДПКД). В качестве примера синхронного двоичного счётчика можно назвать К1533ИЕ10 (SN74ALS161A)
Рисунок 4. Условно-графическое обозначение и цоколевка микросхемы К1533ИЕ10
Преимуществом цифровых делителей частоты перед аналоговыми является большой коэффициент деления. С применением одной микросхемы К1533ИЕ10 или ей подобных можно получить коэффициент деления не более 16. Однако они легко каскадируются. При этом быстродействие более сложного делителя почти не уменьшается. На рисунке 5 приведена схема на трех микросхемах К1533ИЕ10 (1554ИЕ10).
Рисунок 5. Схема 16-разрядного делителя частоты на микросхеме К1533ИЕ10
Подобная схема позволяет реализовывать коэффициент деления до 65536. Этого уже вполне достаточно для применения в достаточно сложных синтезаторах частоты. Напряжение выходной частоты, также как и в схеме на рисунке 4, снимается с вывода TC. Следует отметить, что длительность импульса на этом выводе будет равна периоду входного колебания, поэтому на осциллографе наблюдать такую частоту будет довольно трудно. Если требуется увидеть прямоугольное колебание с одинаковой длительностью нулевого потенциала и единичного, то на выходе следует поставить схему, подобную приведенной на рисунке 1.
Понравился материал? Поделись с друзьями!
Вместе со статьёй «Цифровые счетчики и делители частоты» читают:
Делитель частоты
Цифровой делитель частоты: сущность и предназначение. Разработка функциональной и принципиальной схемы устройства. Определение источника питания для счетчика, гальванической развязки и операционного усилителя. Расчет устройств принципиальной схемы.
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ
Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
«Национальный исследовательский Томский политехнический университет»
по курсу «Электроника»
____________________ Р.В. Чернозем
Руководитель асс. Кафедры 24
___________________ А.А. Мезенцев
Ключевые слова: СЧЕТЧИК, ОПТОПАРА, УСИЛИТЕЛЬ, КОЭФФИЦИЕНТ ДЕЛЕНИЯ, ТРАНСФОРМАТОР, ВЫПРЯМИТЕЛЬ ТОКА, ФИЛЬТР, СТАБИЛИЗАТОР.
Заданием является разработка и обоснование функциональной и принципиальной схемы устройства, подборка и расчет элементов принципиальной схемы.
В процессе работы рассмотрен делитель частоты, разработаны функциональная и принципиальная схемы, произведены расчеты блока питания и остальных устройств принципиальной схемы.
Курсовой проект выполнен в текстовом редакторе MicrosoftWord 2010, графическом редакторе MicrosoftOfficeVisio и представлен на листах А4 и А3.
1. Обзор литературы
2. Разработка и обоснование функциональной схемы
3. Разработка полной принципиальной схемы
4. Расчет и выбор элементов принципиальной схемы устройства
4.1 Расчет источника питания для счетчика
4.2 Расчет источника питания для гальванической развязки и операционного усилителя
4.3 Расчет остальных устройств принципиальной схемы
Часто в преобразовательных или измерительных устройствах необходимо понижение частоты в несколько раз. Для этой задачи и необходим делитель частоты. Наиболее часто для этого используют счетчики, хотя можно разделить частоту с помощью ждущего мультивибратора, ограничив число проходящих на выход импульсов.
В настоящее время делители частоты получили очень широкое распространение в самых разнообразных видах радиоэлектронной аппаратуры.
Синтезаторы частоты, кварцевые и атомные часы, телевизионные устройства синхронизации генераторов развёрток, частотомеры и др.- вот далеко не полный перечень областей применения делителей частоты.
Появление первых разработок делителей частоты относится к 20-м годам XX века.
В электронике и электротехнике делитель частоты- это электронное устройство, уменьшающее в целое число раз частоту подводимых к нему периодических колебаний.
Гигантское количество логических элементов, необходимое для построения современной вычислительной машины, привели к необходимости миниатюризации элементной базы. Так возникла микроэлектроника, технологические возможности которой позволяют на сегодняшнем уровне ее развития размещать на одном кристалле полупроводника сотни и более активных и пассивных радиоэлементов. Появление логических интегральных микросхем, первоначально предназначенных для создания вычислительных машин, отразилось на принципах конструирования других видов электронной аппаратуры: радио и проводной связи, радиолокации, измерительной техники и т. п.
1. Обзор литературы
Делители частоты необходимы для понижения частоты в несколько раз.
цифровой делитель частота
Известно, что значения напряжений, соответствующих высоким и низким уровням, могут колебаться в некотором диапазоне. Например, для ТТЛ (транзисторно-транзисторная логика) напряжение +5В проходит с падением напряжения на двух диодах по отношению к земле до 1,3В. В то время как КМОП (комплементарные МОП-структуры) имеют более широкий диапазон: от +2 до +15 В. Такие широкие диапазоны выбраны для того, чтобы изготовитель микросхем имел в своём распоряжении определённый допуск, в пределах которого параметры схемы могли бы колебаться за счёт изменения температуры, нагрузки, напряжения питания, а также под воздействием шумов. Схема, получив сигнал, определяет его уровень (высокий или низкий) и действует соответствующим образом. Если помеха не превращает 1 в 0 или наоборот, то всё хорошо, и любые помехи отсеиваются на каждой ступени, поскольку на выходе схемы восстанавливаются «чистые» значения 1 и 0. Цифровая электроника в этом смысле не подвержена влиянию помех и является идеальной.
Коэффициент деления N может иметь постоянное или переменное значение.
Делители частоты считают входные импульсы до некоторого задаваемого коэффициентом счёта деления, а затем формируют сигнал переключения триггеров на нулевое состояние, вновь начинают счёт входных импульсов до задаваемого коэффициента счёта и т. д.
Особенностью делителя является то, что он имеет один вход.
В разнообразии схем делителей частоты можно выделить два основных класса схем, отвечающих двум различным принципам построения данного вида устройств.
Второй класс включает в себя схемы с «прямым» искажением входных колебаний, приводящим к появлению гармоник или субгармоник входной частоты, причем это искажение осуществляется без изменения свойств колебательной системы (например, частоты настройки). Примерами искажающих схем являются делитель частоты на триггере, делитель частоты на диодах с накоплением заряда.[1]
Рассмотрим подробнее каждый класс схем делителей частоты.
Примером схем со сравнением является «регенеративный» делитель, структурная схема которого показана на рисунке 1. Рассматриваемое ниже устройство было предложено еще в 20-х гг. специалистом Нортоном.
Что касается лампового смесителя, то его входное сопротивление обычно весьма велико. Амплитуда выходного колебания смесителя нелинейно зависит от амплитуд обоих колебаний на входе. При не слишком больших напряжениях, развиваемых умножителем, коэффициент передачи смесителя на электронной лампе показан на рисунке 5,кривая а.
В настоящее время ламповые «регенеративные» схемы практически не используются. Тем не менее, они являются удобным объектом первоначального исследования по двум причинам. Во-первых, основной механизм явлений выявляется в них весьма наглядно, не осложненный такими фактами, как, например, нелинейности емкостей и низкие входные сопротивления транзисторов. Во-вторых, строгое исследование транзисторных делителей в настоящее время не может быть проведено из-за отсутствия адекватной теории транзистора-умножителя частоты и транзистора-делителя при высоких частотах. Однако недостатком схем «регенеративных» делителей на лампах или транзисторах является их сложность, а также длительные расчеты на этапе их проектирования.
Примером искажающих схем делителей частоты является делитель на триггере. Структурная схема такого устройства показана на рисунке 6.
Искажающее устройство управляется блоком памяти, запоминающим число периодов. В простейшем случае блок «пропускает» на выход каждый
n-й период колебания и не «пропускает» всех остальных. Наибольшее распространение такие делители нашли при делении частоты следования импульсных колебаний.
Для построения делителей частоты с требуемым коэффициентом деления используется комбинация соответствующего числа двоичных разрядов с нужным числом прямых, обратных прямых связей (рисунок 7). Прямой называют такую связь, которая осуществляется между выходом разряда с номером i-1 и одним из входов разряда с номером большего i-го. Обратными называют такие связи, которые осуществляются от последующих к предыдущим разрядам.
Размещено на http://www.stud.wiki/
В зависимости от способа запуска двоичных разрядов различают асинхронные, синхронные и комбинированные делители частоты. В асинхронных делителях первый разряд переключается входной импульсной последовательностью, а все последующие разряды переключаются от предыдущих. В синхронных делителях входная импульсная последовательность поступает на все разряды одновременно. Комбинированные делители частоты представляют собой совокупность асинхронных и синхронных делителей.
Основными характеристиками делителей являются коэффициент деления, быстродействие делителя, потребляемая мощность. Быстродействие делителя характеризуется максимальной частотой следования импульсов на входе делителя, при которой сохраняется его работоспособность, и зависит от быстродействия используемых триггеров и способа их соединения и запуска. Потребляемая мощность делителя характеризует его экономичность и определяется потребляемой мощностью используемых элементов и их количеством. Схема такого делителя показана на рисунке 8.
Элемент DD1 представляет собой микросхему-делитель частоты, содержащую один или несколько триггеров. Данная схема выгодно отличается от предыдущих схем на транзисторах и лампах значительной простотой и ненадобностью длительных расчетов.
В настоящее время микросхемы находят все большее применение, благодаря их небольшим габаритам и массе, малому энергопотреблению, высокой надежности и технологичности.
Потребляемая мощность (Р) делителя характеризует его экономичность и определяется потребляемой мощностью используемых элементов и их количеством. При проектировании делителей частоты необходимо учитывать, что триггеры с меньшим быстродействием потребляют меньшую мощность и в тех случаях, когда это, возможно, следует использовать триггеры с меньшим быстродействием.
2. Разработка и обоснование функциональной схемы
Делители частоты, как правило, не являются функционально самостоятельными устройствами. Они входят в состав частотомеров, часов, синтезаторов частоты и др.
Данная функциональная схема состоит из источника питания, четырех разрядного двоично-десятичного счетчика, работающего в режиме двоичного счетчика, гальванической развязки и операционного усилителя.
Блок питания состоит из трансформатора, выпрямителя тока, фильтра высоких и средних частот и стабилизатора.
Трансформатор нужен для преобразования входного тока и напряжения в необходимое для работы устройств схемы. Выпрямитель используется для преобразования переменного тока в постоянный. Фильтр служит для выделения желательных компонентов спектра электрического сигнала и подавления нежелательных. Стабилизатор получает питание от внешнего источника и выдаёт на своем выходе напряжение, не зависящее от напряжения питания (то есть обеспечивает более постоянное напряжение).
При поступлении напряжения на счетчик, он преобразует частоту таким образом, что при снятии сигнала с первого выхода счетчика, получается сигнал с частотой, деленной на заданный коэффициент (2). Гальваническая развязка используется для передачи сигналов, бесконтактного управления и для защиты электрической цепи от токов, превышающих максимально допустимое значение в устройстве. Усилитель служит для усиления подаваемого со счетчика сигнала, а в данном случае он также обеспечивает стабильность работы счетчика из-за присутствия в схеме гальванической развязки.
Функциональная схема приведена в Приложении А.
3. Разработка полной принципиальной схемы
Исходя из технического задания, в данном разрабатываемом устройстве можно выделить 4 основные части: блок питания, счетчик, гальваническая развязка и операционный усилитель.
Для работы счетчика, ЭГР и усилителя необходим блок питания. Расчет блока питания представлен ниже. Принципиальная блока питания схема представлена в приложении Б.
В качестве счетчика используется микросхема КР561ТМ2 (Рисунок 11).
Микросхема представляет собой два двухступенчатых D-триггера со входами асинхронной установки и сброса и противофазными выходами.
Двухтактный D-триггер микросхемы К561ТМ2 работает следующим образом: По фронту первого импульса синхронизации на входе C логический уровень со входа D записывается в первый однотактный D-триггер. По фронту второго синхроимпульса на входе C информация записывается во вторую ступень триггера и на выходе Q устанавливается уровень, присутствовавший на входе D перед первым синхроимпульсом. Таким образом, на выходе двухтактного D-триггера сигнал задерживается на один такт (период следования синхроимпульсов).
Ниже приведены характеристики микросхемы К561ТМ2.
Делители частоты на микросхемах ТТЛ и КМОП
Сразу оговорюсь, что схемотехника построения делителей частоты на ТТЛ и КМОП практически ничем не отличается (единственным отличием может быть существование того или иного счетчика в каждой из серий). Таким образом схемы, приведенные в статье, могут быть использованы для построения делителей как на КМОП, так и на ТТЛ логике.
Проще и нагляднее всего реализовать делитель частоты с помощью счетных триггеров (D-триггеров). Именно такие триггеры являются основой для построения счетчиков. Они работают в широком диапазоне частот (от 0 до граничной частоты переключения элементов серии), достаточно помехоустойчивы, не требуют дополнительных навесных элементов и просты в повторении. Еще один вариант – использование в качестве делителя JK-триггер. Поскольку такой триггер поистине универсальный, его несложно включить в счетном режиме. Ниже представлено две схемы-делителя на 2. Один из них собран на счетном триггере (1 элемент микросхемы ТМ2), второй на JK-триггере (рис.1).
Рис.1. Делитель на D и JK триггере
Соединив несколько делителей на 2 можно получить линейку с выходными частотами f/2, f/4, f/8, f/16 (выходы Q1, Q2, Q3, Q4 соответственно (рис.2).
Поскольку в одном корпусе ТМ2 находится 2 D-триггера, то на одной микросхеме несложно собрать делитель частоты на 3 (рис.3).
Для построения делителя на 5 на JK-триггерах в схему придется добавить логический элемент 2И-НЕ (рис.4).
Еще один корпус ТМ2 понадобится чтобы построить делитель частоты на 10 (рис.5).
Для большего коэффициента деления удобнее использовать микросхемы счетчиков:
Особый интерес представляет микросхема серии ТТЛ – К155ИЕ2. Состоит она из двух блоков — делителя на 2 (вход С1) и делителя на 5 (C2). При соединении выхода первого делителя (вывод 12) с входом второго, легко получить делитель на 10 (рис.6 а). Еще один полезный узел микросхемы — 2 входа сброса, соединенных по «И» (выводы 2,3). Благодаря этому узлу и выводам выхода с каждого триггера счетчика (выводы 12,9,8,11) несложно собрать делитель с числом от 2 до 10 без использования дополнительных элементов. Для примера на рисунке 6 б изображен делитель на 6, а на рис. 6 в – делитель на 8.